AMD下一代Zen 6处理器架构的最新细节近日陆续显现。根据对AMD更新后核心代码的分析，Zen 6的内部识别编号为B80F00，该架构将主要采用台积电2纳米制程工艺，仅低功耗版本例外。
通过代号梳理，Zen 6将分为三个不同版本：标准版Classic Zen 6、高密度版Dense Zen 6c，以及低功耗版LPE Zen 6。此前业界曾推测AMD可能借助更先进的制程大幅增加核心数量，但最新信息显示，AMD在CCX小芯片设计上选择保持单个CCX的核心规模不变，转而重点提升L3缓存容量。
Classic Zen 6作为主推架构，将用于代号分别为Venice、Medusa Point、Medusa Halo、Gator Range和Olympic Range的处理器产品线。其中，Olympic Range对应桌面平台Ryzen系列，采用AM5接口；Venice面向服务器市场，对应EPYC系列；其余代号则涵盖多款移动平台处理器。
在具体规格方面，Classic Zen 6将继续维持每个CCX包含12个核心的设计，但L3缓存容量将从Zen 5时代的32MB提升至48MB，增幅达50%。若下一代桌面处理器仍采用双CCX封装方案，则最大核心数将保持24核不变，但总L3缓存将由当前的64MB增至96MB。对于配备3D缓存堆叠技术的X3D版本，即便额外堆叠64MB缓存，其总L3缓存容量也将从目前的128MB提升至160MB。
与标准版不同，Dense Zen 6c则专注于极致集成密度。该版本单个CCX将容纳高达32个核心，并配备128MB L3缓存，目前规划仅用于服务器领域的Venice代号EPYC处理器。据传，一款高端Zen 6c EPYC产品将集成8个CCX，实现256核心与总计1024MB（即1GB）L3缓存的组合。相比之下，当前旗舰级EPYC 9965为192核心配置，L3缓存总量为384MB。
至于LPE Zen 6，目前信息尚不完整，初步判断为低功耗专用版本，预计将采用台积电3纳米制程工艺，主要面向入门级移动设备或嵌入式应用场景。该版本单个CCX最多配置4个核心，强调能效表现而非性能密度。
本文属于原创文章，如若转载，请注明来源：AMD Zen 6架构细节曝光：2nm工艺、三版本布局及L3缓存大幅提升https://pc.zol.com.cn/1080/10801864.html
